09:06

3/3/1 DIALOG(R) File 351: Derwent (c) 2000 Derwent Info Ltd. All rts. reserv. **Image available** 011872570 WPI Acc No: 1998-289480/199826 XRPX Acc No: N98-227645 Cell search circuit for code division multiple access communication - has signal spread generator whose phase shifting function is controlled according to results of coherent integration accumulated in ring buffer of accumulator Patent Assignee: NEC CORP (NIDE) Inventor: MARU T Number of Countries: 003 Number of Patents: 003 Patent Family: Patent No Kind Date Applicat No Kind Date Week 19980617 GB 2320402 Α GB 9725362 Α 19971128 199826 JP 10164012 Α 19980619 JP 96334975 Α 19961129 199835 US 6088382 Α 20000711 US 97980531 Α 19971201 200037 Priority Applications (No Type Date): JP 96334975 A 19961129 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes GB 2320402 Α 28 H04B-007/216 JP 10164012 Α 7 H04J-013/00

H04B-001/707

US 6088382

Α

NEXT

2/4



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10164012

(43)Date of publication of application: 19.06.1998

(51)Int.CI.

H04J 13/00 H04L 7/00

(21)Application number: 08334975

(71)Applicant:

NEC CORP

(22)Date of filing: 29.11.1996

(72)Inventor:


MARU TSUGIO

(54) CELL SEARCH CIRCUIT FOR CDMA

(57)Abstract:

PROBLEM TO BE SOLVED: To improve an S/N and to suppress the increase of search time and a circuit scale by synchronously adding the time integral results of signals accumulated in a ring buffer and controlling the shift operation of a diffusion signal generator having a phase shift function based on the result.

SOLUTION: The diffusion signal generation circuit 1–1 with a phase shift function, a multiplier 2–1 multiplying the output by an input signal and a ring buffer 3–1 accumulating correlation results for the number of in-phase adding times for in-phase-adding the plural signals are provided. A buffer for one signal in the ring buffer 3–1 and an adder 4–1 form an accumulator and it integrates time in the same degree as unit signal continuing time before diffusion. In-phase addition is to add time integral results for respective signals accumulated in the ring buffer by



the combination of polarities which are previously decided, to judge the synchronous state of the diffusion codes based on an in-phase addition result and to execute an in-phase shift

operation when synchronism is not established so as to acquire synchronism.

LEGAL STATUS

[Date of request for examination]

29.11.1996

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2760352

[Date of registration]

20.03.1998

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH

INDEX

DETAIL

BACK

NEXT

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-164012

(43)公開日 平成10年(1998)6月19日

(51) Int.Cl.6

識別記号

FΙ

H 0 4 J 13/00

Α

H04J 13/00 H04L 7/00

H04L 7/00

С

審査請求 有 請求項の数5 FD (全 7 頁)

(21)出願番号

特願平8-334975

(22)出願日

平成8年(1996)11月29日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 丸 次夫

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 CDMA用セルサーチ回路

(57)【要約】

【課題】同期加算を行ってもサーチ時間の増大を招くことなく、或いは回路規模の増大を抑止するセルサーチ回路の提供。

【解決手段】位相シフト機能を持つ拡散信号発生器と、この拡散信号発生器出力と入力信号を掛け合わせる乗算器と、複数の信号に亘って同期加算を行うためにその回数分の相関結果を蓄えておくリングバッファと、このリングバッファの内一信号分のバッファと加算器によってアキュムレータを構成し、拡散前の単位信号継続時間と同程度の時間積分を行わせ、同期加算はリングバッファにそれぞれ蓄えられた各信号分の時間積分結果を加算することによって行い、同期加算結果をもとに拡散信号発生器のシフト動作を制御する。



【特許請求の範囲】

【請求項1】位相シフト機能を具備した拡散信号発生器 と、

前記拡散信号発生器の出力と入力信号とを掛け合わせる 乗算器と、

複数の信号に亘って同相加算を行うために所定回数分の 相関結果を蓄えておくリングバッファと、

加算器と、

を備え、

算器とでアキュムレータを構成し、拡散前の単位信号継 続時間と同程度の時間積分を行わせ、

前記リングバッファにそれぞれ蓄えられた各信号分の時 間積分結果を予め定められた極性の組み合わせに基づき 加算することによって同相加算を行い、

前記同相加算結果を基に、前記位相シフト機能を具備し た拡散信号発生器のシフト動作を制御する、ことを特徴 とするCDMA用セルサーチ回路。

【請求項2】請求項1記載の前記拡散信号発生器と、前 記リングバッファと、前記加算器と、からなるサーチ回 路を、入力信号に対して所定個数並列に備えたことを特 徴とするCDMA用セルサーチ回路。

【請求項3】前記同相加算結果を基に、拡散符号の同期 状態を判断し、同期が確立していない場合には、前記拡 散信号発生器の位相をシフト動作させるように制御し、 これにより、拡散信号の同期捕捉を行う、ことを特徴と する請求項1記載のCDMA用セルサーチ回路。

【請求項4】同相成分(I相)と直交相成分(Q相)共 に同じ拡散符号を使用したBPSK拡散CDMAシステ ムにおいて、

I相、Q相について、それぞれ請求項1記載の前記セル サーチ回路を備え、

前記セルサーチ回路のリングバッファの加算を予め定め られた極性で同相加算し、

I相、Q相について、それぞれ、前記セルサーチ回路の リングバッファを選択するセレクタを備え、

位相シフト機能付き拡散信号発生器はⅠ相、Q相につい て共通とし、

パラレル処理への拡散符号の供給は、前記位相シフト機 能付き拡散信号発生器出力を遅延させたものを使用し、 I相、Q相についてそれぞれ備えられた前記セレクタ出 力の二乗和をとって電力検出を行い、

所定フレーム分の電力加算によって、フェージングの影 響を軽減したことを特徴とするCDMA用セルサーチ回 路。

【請求項5】位相シフト機能を具備した拡散信号発生器

前記拡散信号発生器の出力と入力信号とを掛け合わせる。 乗算器と、

複数の信号に飼って同相加算を行うために、所定回数分。50 【0006】しかし、これを実現するには、複数の信号

の相関結果を蓄えるための複数のバッファからなり、一 信号(シンボル)毎にバッファ位置が移動して最後段の 次が初段のバッファに戻る巡回型のバッファと、を備

前記巡回型のバッファのうちの一信号分のバッファと前 記乗算器の出力を入力する加算器とでアキュムレータを 構成し、チップ単位に拡散前の単位信号継続期間分を蓄 積し、

前記バッファにそれぞれ蓄えられた各信号分の時間積分 前記リングバッファのうち一信号分のバッファと前記加 10 結果を予め定められた極性の組み合わせに基づき加算す ることによって同相加算を行い、

> 前記同相加算結果を基に、前記位相シフト機能を具備し た拡散信号発生器のシフト動作を制御する、ことを特徴 とするCDMA用セルサーチ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、目的信号成分電力 に比較して干渉波成分電力が大きいCDMA (code di vision multiple access) 通信方式に用いられるサー 20 チ回路に関し、特に、複数の信号にわたって同期加算を 行うことによりS/N (信号対雑音) 比を上げてサーチ を行う回路に関する。

[0002]

【従来の技術】従来、スプレッドスペクトラム(Sprea d Spectrum) 通信方式 (スペクトラム拡散通信方式) における同期補足用のサーチ回路は、以下のように構成 されていた。例えば逆拡散に相関器を用いた場合、入力 信号とサーチ回路内部で準備された拡散符号とを乗積 し、拡散前の単位信号継続時間と同程度の時間積分によ 30 り、拡散前の信号を得ることができる。この時、サーチ 回路内部で準備された拡散符号が、送り手の拡散符号と 同期がとれていなかった場合には、積分出力は殆ど零に なってしまう。

【0003】そこで、サーチ回路内部の拡散信号発振器 の位相を一定量シフトして、期待する信号レベルが得ら れる迄、この繰り返し動作を行い、拡散信号の同期補足 を行うのである。因みに、このような方法により、拡散 信号同期補足を行う回路を、「スライディング相関器」 という。

40 [0004]

【発明が解決しようとする課題】しかしながら、CDM A (code division multiple access:符号分割多元 接続)のように、目的信号成分電力に比較して干渉波成 分電力が大きい場合、拡散前の単位信号継続時間と同程 度の時間積分を行っただけでは、期待するSMN(信号 対雑音) 比を稼ぐことができない場合が多い。

【0005】このような場合、複数の信号に亘って同期 加算を行うことにより、S N比を上げて、サーチを行 う方法が考えられる。

に相当する長さと同じ逆拡散用の符号長が必要になり、 その結果、以下に説明するように、サーチ時間が増大す るという問題点を有している。

【0007】例えば、相関器を1つだけ用意し、積分結

(拡散符号の数)×(同期加算を行う複数の信号数)×(積分時間)

...(1)

となる。

7

【0008】したがって、本発明は、上記問題点に鑑み てなされたものであって、その目的は、同期加算を行っ てもサーチ時間の増大を招くことなく、且つ、回路規模 の増大を抑止低減するセルサーチ回路を提供することに ある。

[0009]

【課題を解決するための手段】前記目的を達成するた め、本発明は、位相シフト機能を具備した拡散信号発生 器と、前記拡散信号発生器の出力と入力信号とを掛け合 わせる乗算器と、複数の信号に亘って同期加算を行うた めに所定回数分の相関結果を蓄えておくリングバッファ と、加算器と、を備え、前記リングバッファのうち一信 号分のバッファと前記加算器とでアキュムレータを構成 20 サーチ時間を増加させることはない。 し、拡散前の単位信号継続時間と同程度の時間積分を行 わせ、前記リングバッファにそれぞれ蓄えられた各信号 分の時間積分結果を予め定められた極性の組み合わせに 基づき加算することによって同期加算を行い、前記同期 加算結果を基に、前記位相シフト機能を具備した拡散信 号発生器のシフト動作を制御する、ことを特徴とする。

【0010】また本発明は、同相成分(Ⅰ相)と直交相 成分(Q相)共に同じ拡散符号を使用したBPSK拡散 CDMAシステムにおいて、I相、Q相について、それ ぞれ請求項1記載の前記セルサーチ回路を備え、前記セ ルサーチ回路のリングバッファの加算を予め定められた 極性で同相加算し、I相、Q相について、それぞれ、前 記セルサーチ回路のリングバッファを選択するセレクタ を備え、位相シフト機能付き拡散信号発生器はI相、Q 相について共通とし、パラレル処理への拡散符号の供給 は、前記位相シフト機能付き拡散信号発生器出力を遅延 させたものを使用し、I相、Q相についてそれぞれ備え られた前記セレクタ出力の二乗和をとって電力検出を行 い、所定フレーム分の電力加算によって、フェージング の影響を軽減したことを特徴とする。

[0011]

【発明の実施の形態】本発明の実施の形態について以下 に説明する。本発明は、その好ましい実施の形態におい て、位相シフト機能を持つ拡散信号発生器(図1の1-1)と、この拡散信号発生器の出力と入力信号を掛け合 わせる乗算器(図1の2-1)と、複数の信号に亘って 同相加算を行うためにその回数分の相関結果を蓄えてお くためのリングバッファ(図1の3・1)と、を備え、 このリングバッファの内ー信号分のバッファと加算器。 (図1の4 1)とがアキュムレータを構成し、拡散前 50 その出力を選択するセレクタと、位相シフト機能付き拡

果を得られる度に順次位相をシフトさせて相関操作を行 う方法を「シリアルサーチ」というが、この場合、全て の拡散符号を検査するのに必要な時間は、

の単位信号継続時間と同程度の時間積分を行わせ、同相 加算は、リングバッファにそれぞれ蓄えられた各信号分 の時間積分結果を予め定められた極性の組み合わせに基 10 づき加算することによって行い、この同相加算結果をも とに拡散符号の同期状態を判断し、同期が確立していな い場合、位相シフト機能を持つ拡散信号発生器の位相を シフトさせる動作を行い、これにより、拡散信号の同期 捕捉を行う、ようにしたものである。

【0012】本発明の実施の形態に係るCDMA用サー チ回路を用いれば、全ての拡散符号を検査するのに必要 な時間は、

(拡散符号の数)×(積分時間) …(2)

のみで済む。すなわち、同相加算の機能を追加しても、

【0013】サーチ時間を更に短くするため、パラレル サーチとの組み合わせを用いた場合でも、本発明を適用 できることはいうまでもない。

【0014】本発明の実施の形態に係るCDMAサーチ 回路によれば、目的信号成分電力に比較して干渉波成分 電力が大きいとされるCDMA通信方式に用いても、M 回の同相加算によって、S/N比を、 $M^{1/2}$ 倍に増大さ せることができるので、同期状態になったかどうかを判 断できるようになる。

【0015】更に、例えば、受動相関方式であるマッチ 30ドフィルタで、単位信号時間長に相当するタップを有し ていた場合、同期加算を行おうとすると各チップ単位で 同期加算対象となる範囲のリングバッファが必要にな り、膨大なリングバッファを使用しなければならないと いった問題が生じる。これに対して、本発明の実施の形 態においては、パラレルサーチとシリアルサーチを組み 合わせた場合でも、その効果は失われないという利点が ある。

【0016】更に本発明の実施の形態においては、同相 40 加算を行う信号が固定パターンで変調が掛かっていて も、固定パターンに合わせて加算か減算かを制御できる ようにされているので、任意の固定パターンに対しても 同期加算を実行できるという利点がある。

【0017】更に、本発明のCDMA用セルサーチ回路 は、同相成分(I相)と直交相成分(Q相)共に同じ拡 散符号を使用したBPSK (Binary Phase Shift

Keyed) 拡散CDMAシステムにおいて、I相、Q相 ともに、上記した実施の形態のサーチ回路を備え、リン グバッファの加算を予め決められた極性で同相加算し、

散信号発生器は、I相、Q相共通とし、またパラレル処 理への拡散符号の供給は、拡散信号発生器出力を遅延さ せたものを使用し、I相、Q相のセレクタ出力の二乗和 をとって電力検出を行い、Lフレーム電力加算によって レイリーフェージングの影響を軽減したことを特徴とし て構成される。

[0018]

【実施例】上記した本発明の実施の形態について更に詳 細に説明すべく、本発明の実施例について図面を参照し て以下に詳細に説明する。

【0019】図1は、本発明の一実施例の構成の要部を 説明するための図であり、本発明によるCDMA通信方 式に用いられるサーチ回路の一実施例をブロック図にて 示したものである。

【0020】図1を参照すると、本実施例においては、 位相シフト機能付き拡散信号発生回路1-1から発生し た拡散符号an(k)は、A/D変換(アナログ/ディ ジタル変換)後の受信信号6と、乗算器2-1によって 掛け合わされ、逆拡散が行われる。

【0021】この乗算結果は、加算器4-1とリングバ 20 ッファ3-1の一信号分のバッファによって構成された アキュムレータに蓄えられる。これによって、拡散前の 単位信号継続時間と同程度の時間積分を行う機能を実現 している。なお、バッファと加算器4-1によって構成 されるアキュムレータはチップ(Chip)単位で一シ ンボル期間分蓄積する。

【0022】単位信号区間中、拡散前の信号は変化しな いので、逆拡散した上記時間積分結果は、拡散前の信号 を時間積分した値になる。

【0023】この様子をタイミングチャートで表したも のが、図2のタイミング図の初めの部分である。

【0024】図2において、単位信号当たりの時間積分 は、時間とともに蓄積されていき、ノイズ成分も積分さ れていくが、統計的独立性によって、ノイズ成分の増加 は、信号成分の増加よりも少なく、その分、SN比が改 善される。

【0025】再び図1を参照して、上記のように単位信 号に渡って時間積分を行う動作は、次の信号に対しても 同様に行われるが、その時、リングバッファ3-1が回 転して、新しいバッファにその積分結果が蓄積される。 【0026】この動作は、リングバッファ3-1におけ るバッファ数M個に対して同様に行われ、最後の積分動 作が完了すると、予め定められた極性(+、-)の組み 台わせに基づき、リングバッファ3-1の各バッファの 内容をリングバッファ3-1の中心に示した加算器5 1で加篦する。

【0027】この加算結果が最大となるのは、拡散前の M個の儒号のパターンと極性の組み合わせパターンが一 致した時である。

【0028】この一致した状態での時間積分の状態を、

図2に示す。図2中、黒丸印と矢印で示した部分(①~ ④) が、リングバッファに蓄えられた積分結果を示して いる。M回の加算によって、SN比が改善していく様子 を示している。

6

【0029】M回の加算によってSN比が改善される様 子を計算式により定量的に示す。

【0030】先ず、各バッファに蓄えられたノイズ成分 を、 X_1 、 X_2 、…、 X_M とすると、その加算結果の電力 は、その統計的独立性によって、次式(3)に与えられ 10 る。

[0031]

 $E[\{X_1 + X_2 + \cdots + X_M\}^2]$ $= E [X_1^2 + X_2^2 + \dots + X_M^2]$ \cdots (3) $= M \cdot E[X^2]$

【0032】ここで、確率変数 X_1 、 X_2 、…、 X_M は、 同じ確率分布を持ち、その代表をXとした。

【0033】一方信号Sの加算結果の電力は、 M^2S^2 で あるから、レベルに換算すると、M回の加算によって、 信号成分はM倍に、ノイズ成分は $M^{1/2}$ になり、SN比 は、 $M^{1/2}$ 倍となって、改善されることが分かる。

【0034】CDMA通信方式の場合、信号成分に比較 してノイズ成分が大きく、拡散前の単位信号継続時間と 同程度の時間積分を行っただけでは期待するSN比を稼 ぐことができないが、上述の方法により、SN比をM 1/2倍に上げることができ、拡散信号の同期捕捉のため の判定を実現することが可能となる。

【0035】次に、この判定結果を基に、拡散符号の同 期捕捉を行う動作を説明する。

【0036】図1を参照すると、本実施例においては、 30 サーチ時間の短縮を図るため、パラレル数k個でシリア ルサーチとパラレルサーチが混合した構成をとってい

【0037】図1には、パラレル(並列形態)に構成し たk番目のブロックが示されているが、同様の構成のも のがk個並んで一つのサーチ回路を構成している。但. し、位相シフト機能付き拡散信号発生回路1-1~1kは、それぞれ位相が一定のシフトをもっており、これ に伴って、リングバッファ3-1~3-kの単位信号に 対する加算開始位置もシフトしている。

40 【0038】 k 個のリングバッファ3-1~3-k の加 算タイミングと、位相シフト機能付き拡散信号発生回路 1-1~1-kの位相シフトの関係を図3に示す。

【0039】本実施例で使用しているセルサーチ用受信 信号のフレーム構成は、図4に示すように、各フレーム 毎に、拡散符号M周期分が含まれており、1フレーム期 問間隔で、k個の位相シフト機能付き拡散信号発生回路 1 1~1 kと、リンクバッファ3 1~3 kの位 相タイミングをkシフトさせ(図3参照)、拡散符号の 周期をNとするN・k回で、全ての位相状態を検査する

50 ことがてきるようになっている。

【0040】k個の拡散信号発生回路1-1~1-k と、リングバッファ3-1~3-kとの位相シフト関係 については、図1に示されている出力以降に続く包絡線 検出処理のための絶対値化処理あるいは乗算処理の負荷 を軽減するため、シフト量を多くとり、フレーム周期間 隔でのシフト量を小さくする。

【0041】これによって、各リングバッファ3-1~ 3-kからの出力タイミングに時間差ができ、信号の流 れが均一化される。

【0042】あるいは、処理の平均負荷が重い場合に は、パラレル数kを減らして、シリアルサーチの回数を 増やすことによって、負荷の軽減をはかることができ

【0043】これらの各種変形(バリエーション)は、 設計時に各部の負荷分散に応じて適宜変更することが可 能であることはいうまでもない。

【0044】本発明は、これらのバリエーションを含 み、しかも同相加算を行うことができるという利点を有 している。

【0045】図5は、本発明の第2の実施例の構成を示 20 す図であり、本発明に係るCDMA用セルサーチ回路を 直交検波に適用した場合の全体構成を示すブロック図で ある。

【0046】図5において、10-1、10-2は、図 1を参照して説明した前記第1の実施例と同一のセルサ ーチ回路を示している。

【0047】セルサーチ回路10-1、10-2の出力 をそれぞれ入力とするセレクタ11-1、11-2は、 セルサーチ回路10-1、10-2の各々についてk個 のリングバッファの加算出力を選択するためのもので、 図3に示すタイミングで、各リングバッファがフルにな った時、選択されるようになっている。

【0048】この時、k個のリングバッファに対して、 (単位信号長内の位相シフト) + (単位シンボル長の位 相シフト量)、を各リングバッファ加算のタイミング並 びに拡散符号に与えておけば、セレクタ以降の処理の負 荷分散に役立つ。

【0049】乗算器12-1、12-2、及び加算器1 5は、I、Qそれぞれの二乗和を取り、電力を検出する ためのものである。

【0050】シフトレジスタ13と位相シフト機能付き 拡散信号発生回路14は、セルサーチ回路10-1、1 ○ 2内の乗算器2-1、…、2-k、2′-1、…、 2′-kに逆拡散用として拡散符号を供給するためのも のであり、本実施例の場合は、1系統、Q系統共に同じ 拡散符号を使用した、BPSK拡散を使用しているの で、シフトレジスタ13からの拡散符号aェ~aェを共用 している。

【0.051】また、 $a_1 \sim a_k$ は同一の符号を位相シフト 1. ただけなので、シフトレジスタにより位相を変えて供。50~り、単位信号当たりの時間横分と同期加算による信号の

給するようになっている。

【0052】このようにして、M個の同期加算した後、 I、Qの二乗加算で電力に変換された信号は、Lフレー ム電力加算器16によって、Lフレーム間に亘って電力 加算を施され、レーリーフェージングの影響を軽減して

8

【0053】この時、電力変換の代わりに、絶対値回路 で代用し、回路規模を適宜軽減するようにしてもよいこ とはいうまでもない。

10 [0054]

【発明の効果】以上説明したように、本発明のCDMA 用セルサーチ回路によれば、従来、目的信号成分電力に 比較して干渉波成分電力が大きく、拡散前の単位信号縦 続時間と同程度の時間積分を行っただけでは期待するS N比を稼ぐことができないCDMAに対しても、複数の 信号に亘って同相加算を行うことにより、SN比を上げ てサーチを行うことができるという効果を奏するもので あり、このため良好なCDMAシステムを実現すること ができる。

【0055】また従来のシリアルサーチでは、(拡散符 号の数)×(同期加算を行う信号数M)×(積分時 間)、全ての拡散符号を検査するのに必要だった時間 が、本発明によれば、シリアルサーチを行ったとして も、(拡散符号の数)×(積分時間)となる。

【0056】更に、本発明においては、サーチ時間を短 くするため、k個のパラレル処理を混合した構成をとる と、全ての拡散符号を検査するのに必要な時間は、(拡 散符号の数)×(積分時間)/k、となり、サーチ時間 を特段に短縮するという効果を奏する。

【0057】そして、例えば単位信号長に相当するタッ プを有したマッチドフィルタを用いて同期加算を行おう とした場合、各チップ単位で同期加算対象となる範囲の 膨大なリングバッファと電力加算をチップ単位で行わな ければならないといった膨大な処理を要することになる が、本発明によれば、パラレルサーチとシリアルサーチ を混在してもその効果を失うことなく実現できるので、 負荷に応じてパラレルとシリアルの比を変更でき、負荷 に応じて最適化することができるという利点を有してい

40 【0058】また本発明によれば、同期加算を行う信号 が、ある決められたパターンで変調がかかっていても、 該パターンに台わせて極性を制御することができるの で、任意のパターンに対してサーチが実行できるという 利点を有している。

【図面の簡単な説明】

【図1】本発明の第1の実施例の構成を説明するための 図であり、CDMA用サーチ回路の要部の構成を示すプ ロック図である。

【図2】本発明の第1の実施例を説明するための図であ

状態を表した図である。

【図3】本発明の第1の実施例における、リングバッファの加算タイミングと拡散信号の発生タイミングを表した図である。

【図4】本発明の第1の実施例を説明するための図であり、全体のフレーム構成を示す図である。

【図5】本発明を第2の実施例を説明するための図であり、直交検波に適用した場合のセルサーチ回路の構成を示すブロック図である。

【符号の説明】

1-1~1-k 位相シフト機能付き拡散信号発生回路

2-1~2-k 乗算器

3-1~3-k リングバッファ

4-1~4-k 加算器

5-1~5-k 加算器

10-1、10-2 セルサーチ回路

11-1、11-2 セレクタ

12-1、12-2 二乗回路


13 シフトレジスタ

14 位相シフト機能付き拡散信号発生回路


10 15 加算器

16 レフレーム電力加算器


【図1】




[図2]




【図3】



【図4】



【図5】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
,	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.